隨著集成電路工藝技術(shù)的不斷提高，晶體管的特征尺寸及刻蝕溝槽不斷減小，溝槽及其側(cè)壁的鍍膜技術(shù)面臨嚴(yán)峻的挑戰(zhàn)，物理氣相沉積（PVD）及化學(xué)氣相沉積（CVD）工藝已經(jīng)無(wú)法滿足極小尺寸下良好的臺(tái)階覆蓋要求，而控制納米級(jí)別厚度的高質(zhì)量超薄膜層制備也成為技術(shù)難點(diǎn)。

        原子層沉積（ALD）是一種可以將物質(zhì)以單原子膜的形式，一層一層鍍?cè)诨妆砻娴南冗M(jìn)沉積技術(shù)。一個(gè)ALD循環(huán)包括兩個(gè)先后進(jìn)行的半反應(yīng)（圖1）。在一定的真空環(huán)境下，前驅(qū)體和共反應(yīng)物交替地通入反應(yīng)腔體，飽和吸附并在襯底表面發(fā)生化學(xué)反應(yīng)形成單原子層。每個(gè)半反應(yīng)間通入惰性氣體進(jìn)行清洗，確保完全除去過(guò)量的反應(yīng)物和生成的小分子副產(chǎn)物。理論上，經(jīng)過(guò)一個(gè)循環(huán)工藝，基底表面便鍍上了一層單原子膜。通過(guò)增加循環(huán)次數(shù)，原子層將依次沉積在表面上，形成薄膜。

圖1 單個(gè)原子層沉積工藝的循環(huán)過(guò)程

       由于前驅(qū)體和共反應(yīng)物的化學(xué)吸附（化學(xué)反應(yīng)）自限制性，運(yùn)用ALD技術(shù)可以大面積沉積均勻無(wú)孔的超薄膜，在亞納米尺度上精確控制膜厚，并且在高深寬比、形狀復(fù)雜的結(jié)構(gòu)中具有優(yōu)異的保形性。ALD沉積薄膜的溫度窗口很寬，反應(yīng)對(duì)生長(zhǎng)溫度并不敏感，因此它可以適應(yīng)不同溫度環(huán)境下的薄膜制備。鑒于ALD的工藝特點(diǎn)和沉積薄膜的諸多優(yōu)勢(shì)及特征，近年來(lái)獲得了研究人員和企業(yè)各界的廣泛關(guān)注，尤其是在半導(dǎo)體產(chǎn)業(yè)發(fā)揮越來(lái)越重要的作用。

       目前，對(duì)于金屬、金屬氧化物、氮化物、碳化物、硫化物、氟化物的原子層沉積研究卓有成效。ALD在半導(dǎo)體先進(jìn)制程中主要的應(yīng)用包括金屬柵、柵介質(zhì)層和互連線擴(kuò)散阻擋層加工工藝三個(gè)方面。

金屬柵：在新一代制程中，原有的半導(dǎo)體多晶硅柵極將被金屬取代以消除層間損耗，而此處金屬沉積可選用ALD工藝完成。

1. P型半導(dǎo)體

        Ru作為P型半導(dǎo)體柵極的ALD工藝相對(duì)成熟，主要是在NH3等離子體的還原作用下將前驅(qū)體材料包括RuCp₂（Cp=環(huán)戊二烯基）、Ru（EtCp）₂（Et=乙基）還有Ru（od）₂（od=辛二酮）、Ru（thd）₃（thd=2，2，6，6-四甲基-3，5-庚二酮）在NH₃還原作用下生成金屬Ru或者是在O₂的作用下將前驅(qū)體氧化為RuOx。雖然Ru前驅(qū)體種類眾多，但是由于Ru金屬本身屬于惰性材料，所以一旦吸附在硅片背面會(huì)很難除去。然而在實(shí)際生產(chǎn)中，CMP過(guò)程會(huì)不可避免地誘導(dǎo)金屬柵極在背面的污染，對(duì)CMOS生產(chǎn)的前端非常不友好，所以Ru作為金屬柵極的應(yīng)用受到了限制。

       TiN是P型半導(dǎo)體柵極的理想材料，不僅電阻率低、工藝兼容性好，而且還和柵極介質(zhì)層HfO₂有良好的熱穩(wěn)定性。1988年，Hiltunen等人率先對(duì)ALD沉積TiN的工藝進(jìn)行了研究，通過(guò)使用TiCl₄作為前驅(qū)體NH₃做共反應(yīng)物，500℃下能夠在玻璃上均勻沉積多晶TiN，但是沉積速率只有0.02nm/循環(huán)。此外，還有研究使用TiI4作為前驅(qū)體，和TiCl4相比其沉積溫度能夠下降至350℃，其沉積速率也有明顯改善。

       但是如果要實(shí)際應(yīng)用在CMOS的工藝，以上的沉積速率還遠(yuǎn)遠(yuǎn)不夠，主要原因在于共反應(yīng)物NH₃提供的N成分遠(yuǎn)遠(yuǎn)不夠Ti-N鍵的連接，所以研究者們開發(fā)了作為TEMAT（Ti［N（C₂H₅CH₃）₂］₄）新型前驅(qū)體，使反應(yīng)窗口能夠降低至150-220℃，沉積速率也提高為原先的10倍。以上的研究為TiN作為金屬柵極提供了良好的技術(shù)基礎(chǔ)，迄今仍然主要使用上述提到的前驅(qū)體作為研究方向。

2. N型半導(dǎo)體

       和P型半導(dǎo)體相比，用ALD沉積N型半導(dǎo)體更為困難，最早的研究開始于2007年，Triyoso等人用PEALD沉積了TaCy薄膜，在此基礎(chǔ)上開展了對(duì)TiAlC和TaAlC的研究。

       TiAlC一般是以TiCl₄作為作為Ti前驅(qū)體，以TMA （三甲基鋁）作為Al前驅(qū)體，一個(gè)完整的沉積過(guò)程由脈沖TiCl₄--吹掃N₂--脈沖TMA--吹掃N₂組成，最終能夠形成粗糙度只有0.33nm的無(wú)定形膜層，通過(guò)C-V測(cè)試可知缺陷很少，唯一的缺點(diǎn)是和高性能nMOSFETs相比，這種方法得到的EWF shift很小。通過(guò)把Al前驅(qū)體從TMA更換為TEA（三乙基鋁），TEA提供了更多的β-H能夠有效清除H₂，提高Al的生成效率，因而被廣泛使用。

       TaAlC一般是用TaCl₅作為作為Ti前驅(qū)體，TMA、TEA作為Al前驅(qū)體，從表一其實(shí)可以看出，兩種材料的沉積工藝和性能都非常相似。

表一：TiAlC和TaAlC層的工藝對(duì)比

柵介質(zhì)層：

       在集成電路產(chǎn)業(yè)史上，為了追逐摩爾定律，MOSFET（圖2）的特征尺寸不斷縮小，工作電壓也不斷降低。為了抑制短溝道效應(yīng)，減小柵介質(zhì)層對(duì)提高柵電容以提高柵對(duì)溝道的控制能力，調(diào)節(jié)閾值電壓起著至關(guān)重要的作用。在傳統(tǒng)MOS器件中，通過(guò)簡(jiǎn)單的氧化工藝可以在Si襯底上得到一層所需厚度的SiO₂層作為柵介質(zhì)層。當(dāng)集成電路器件特征尺寸進(jìn)入180nm時(shí)，柵氧化層的厚度小于3nm。由于P型摻雜多晶硅柵的硼穿透效應(yīng)日益嚴(yán)重（硼在SiO₂介質(zhì)中屬于快擴(kuò)散物質(zhì)），半導(dǎo)體業(yè)界在氧化工藝中加入NO、N₂O和NH₃等含氮?dú)怏w以形成更致密的SiON介質(zhì)層改善純SiO₂的不足。

       隨著技術(shù)節(jié)點(diǎn)的跟進(jìn)，當(dāng)制程工藝特征線寬要求小于45nm，相應(yīng)的SiO2層厚度將縮小至1nm以下，此時(shí)量子隧穿效應(yīng)的影響將急劇增加——以NMOS為例，襯底的電子以量子形態(tài)大概率地穿過(guò)柵介質(zhì)層進(jìn)入柵，導(dǎo)致柵漏電十分嚴(yán)重。通過(guò)改善氧化工藝提高介質(zhì)層氮含量以及減小SiO₂厚度的方法繼續(xù)縮小MOS器件難以為繼，開發(fā)新工藝制備新材料以代替SiO₂和SiON十分重要。

       在集成電路的發(fā)展歷程中，選用比SiO₂介電常數(shù)（3.9）更高的高k材料成為解決這一技術(shù)瓶頸的關(guān)鍵一招。高k材料的選擇除了具有高的介電常數(shù)外，還需滿足寬禁帶、與襯底材料間足夠的能帶偏移量和低的界面態(tài)。

       絕大多數(shù)高k材料的加工工藝都依賴于原子層沉積技術(shù)。此前，基于ALD沉積的一些重要研究包括TiO₂、HfO₂、Al₂O₃、ZrO₂、Ta₂O₅，稀土元素氧化物和一些硅酸鹽混合的納米層狀結(jié)構(gòu)材料。Si₃N₄、Al₂O₃介電常數(shù)仍較低。TiO₂雖然介電常數(shù)很高（80），但禁帶寬度小且與襯底明顯的界面缺陷限制了其作為柵介質(zhì)的應(yīng)用。HfO₂的介電常數(shù)為25，具有適合的禁帶寬度（5.8eV），綜合各方面性能要求，高k材料HfO₂作為柵介質(zhì)層得到了業(yè)內(nèi)廣泛的認(rèn)可和應(yīng)用。

圖2 MOSFET結(jié)構(gòu)示意圖

互連線擴(kuò)散阻擋層：

       摩爾定律導(dǎo)致芯片中功能密度的增加，定義了每個(gè)芯片區(qū)域中互連設(shè)備的數(shù)量。隨著IC的最小特征尺寸減小，有源器件密度增加。由于芯片表面上互連線所占據(jù)的面積比容納有源器件所需的面積擴(kuò)展得更快，因此器件集成變得更加苛刻。最終，最小的芯片面積受限于互連技術(shù)。這一問題是通過(guò)多層互連系統(tǒng)解決的，其中互連線所需的區(qū)域在兩個(gè)或更多層之間共享（圖3）。

       微處理器單元（MPU）中有源器件的功能密度非常高，金屬級(jí)的數(shù)量有望達(dá)到1216。此外，隨著柵極數(shù)量增多，柵極之間需要更多的連接，互連線的平均長(zhǎng)度將增加。如果不包括全局電線，則MPU中互連的總長(zhǎng)度預(yù)計(jì)將超過(guò)2 km / cm²。在1990年代后期，很明顯地發(fā)現(xiàn)，互連長(zhǎng)度的增加導(dǎo)致互連的電阻乘以電容（RC）時(shí)間延遲的增加，并且在四分之一微米的設(shè)備節(jié)點(diǎn)中，傳播延遲超過(guò)了固有延遲。

       除RC延遲外，由于鋁對(duì)電遷移的敏感性強(qiáng)，隨著電流密度的增加，傳統(tǒng)的鋁金屬化也面臨著巨大的挑戰(zhàn)。因此，銅因其較高的電遷移電阻和低電阻率逐漸取代鋁工藝稱為互聯(lián)技術(shù)的主流技術(shù)。

      互連工藝中需要使用一層阻擋層金屬，它可以增強(qiáng)鋁銅合金互連線附著在硅化物上的力，減小互連線與接觸孔之間的接觸電阻和應(yīng)力，氮化鈦還可以防止硅與鋁之間相互擴(kuò)散，避免鋁穿刺。鋁工藝中的阻擋層金屬是鈦（Ti）和氮化鈦（TiN）。高溫時(shí)Cu在Si中擴(kuò)散系數(shù)較高，銅原子一旦進(jìn)入硅器件，便會(huì)成為深能級(jí)受主雜質(zhì)產(chǎn)生復(fù)合中心，使載流子壽命降低，從而導(dǎo)致器件失效。因此在銅互連結(jié)構(gòu)中阻擋層金屬更為必須。銅的阻擋層金屬是鉭（Ta）和氮化鉭（TaN）。

       隨著工藝技術(shù)的不斷發(fā)展，線寬的減小使得銅線的阻抗上升，電路的RC特性降低，RC延時(shí)增加。解決這一問題的最簡(jiǎn)單辦法就是降低擴(kuò)散阻擋層的厚度。阻擋層金屬的厚度不斷變薄，鉭和氮化鉭作為阻擋層金屬的阻擋性能比鈦和氮化鈦好，所以在銅工藝中利用氮化鉭代替氮化鈦。利用PVD技術(shù)沉積的氮化鉭是工業(yè)上應(yīng)用最多的技術(shù)，它能較好地控制N/Ta比。

       但是由于PVD沉積流量的方向性和對(duì)多數(shù)金屬的高粘結(jié)系數(shù)，導(dǎo)致制備薄膜不連續(xù)，臺(tái)階覆蓋率低。CVD存在鍍制薄膜較厚，成分不純等內(nèi)在缺陷。通過(guò)ALD過(guò)程，在器件尺寸小于100nm和較低的溫度下，能夠得到階梯覆蓋率高，原子層厚度較薄且可精確控制的銅擴(kuò)散阻擋層。

        目前ALD TaN技術(shù)用于銅互連阻擋層被廣泛的研究。早在2002年，Kim等人利用plasma-enhancedALD的方法用TaCl₅，氫氣和氮?dú)獾入x子體在硅基底上沉積TaN薄膜。隨后Kim等人使用Ta金屬有機(jī)物前驅(qū)體和氫等離子體技術(shù)生成了堅(jiān)固且超薄的TaNx銅擴(kuò)散阻擋層，定量研究了擴(kuò)散阻隔性能，并且提出該層優(yōu)異的阻擋性能歸因于膜的納米晶體微觀結(jié)構(gòu)。

       Furuya等人用Ta（N（CH₃）₂）₅和He/H₂等離子體沉積了富Ta的TaN粘合層，克服了由于ALD阻擋層金屬與Cu之間低粘附性導(dǎo)致的通孔產(chǎn)量低的問題。Dey等人研究發(fā)現(xiàn)，在10nm節(jié)點(diǎn)以下的工藝技術(shù)中，當(dāng)其他的金屬如釕取代銅作為互聯(lián)金屬，ALDTaN仍能表現(xiàn)出優(yōu)異的阻擋層性能。但是由于ALD存在生長(zhǎng)速度較慢等問題，目前半導(dǎo)體產(chǎn)業(yè)中銅互連阻擋層仍然采用PVD的方法。但是由于ALD技術(shù)擁有PVD和CVD所無(wú)法比擬的優(yōu)勢(shì)，在科技工作者的共同努力下，ALD擴(kuò)散阻擋層最終會(huì)被大規(guī)模應(yīng)用。

圖3 MPU器件分級(jí)放大橫截面圖

來(lái)源個(gè)人圖書館 leafcho